バーティカルチップボンディング例
![](img/appli01.jpg)
![](img/appli02.jpg)
![](img/appli05.jpg)
![](img/appli04.jpg)
![](img/appli03.jpg)
Vertical Flip Chip Bonding
プロセス例(バーティカルチップアセンブリー)
![](img/appli39.png)
バーティカル ボンディング プロセスフロー
![](img/appli41.png)
Flip Chip実装用装置:LAPLACE-FC
- 消費エネルギーや発熱を削減
- 小パッケージ化や新たな実装構造を実現
- 光通信デバイスのような複雑な構造にも対応
- 光信号から電気信号への変換を短距離で実現
![](img/appli06.jpg)
![](img/appli07.jpg)
![](img/appli08.jpg)
![](img/appli09.jpg)
![](img/appli10.jpg)
![](img/appli11.jpg)
Flip Chip実装用装置:LAPLACE-FC
アプリケーション:Chipのリワーク
- Laserによる局所加熱と吸引により選択的にChip回収が可能
- さらに局所的に実装&リフロー可能
- ハイエンドWafer Level Pavkage:Fan Out、Embedded、WLCSP など
- 不良Chipのリワーク (回収&実装)
![](img/appli12.jpg)
![](img/appli13.jpg)
Flip Chip実装用装置:LAPLACE-FC
アプリケーション:極小チップ~大チップ
Ultra Small Die Pick-and-Place
and placement on LTCC
(0.35 x 0.55mm die size)
![](img/appli32.jpg)
stand-off bump height
![](img/appli33.jpg)
![](img/appli34.jpg)
Large Die Placement and In-situ Reflow
(30µm Cu pillar)
![](img/appli36.jpg)
![](img/appli37.jpg)
![](img/appli38.jpg)
Flip Chip実装用装置:LAPLACE-FC
アプリケーション:極小チップ~大チップ
キャパシタ実装
![](img/appli14.jpg)
![](img/appli15.jpg)
![](img/appli16.jpg)
強固なハンダ接合
![](img/appli17.jpg)
Surface Mount Technology用装置:LAPLACE-Cap
アプリケーションとデバイス:Probe Card
![](img/appli29.jpg)
(キャパシタとコネクタ拡大)
![](img/appli30.jpg)
(キャパシタとコネクタ拡大)
![](img/appli31.jpg)
![](img/appli19.jpg)
![](img/appli20.jpg)
![](img/appli21.jpg)
Surface Mount Technology用装置:LAPLACE-Can
アプリケーションとデバイス
![](img/appli22.jpg)
(ピッチ:80μm)
![](img/appli23.jpg)
垂直実装用装置:LAPLACE-VC
コンセプトとアプリケーション
![](img/appli24.jpg)
LAPLACEのカスタム対応
アプリケーション
- ギ酸(Formin acid)によりフラックスレス実装可能
- 様々な雰囲気設定が可能(活性ガス、不活性ガス、真空 など)
- セルフアライメントにより高い実装精度が可能
![](img/appli25.jpg)
LAPLACEのカスタム対応
- Capillaryでピンを固定
- Solder上のピンを直接Laserで加熱
- Capillaryの隙間からN2ガスを断続的に供給
- フラックスレス実装
![](img/appli26.jpg)
![](img/appli27.jpg)
![](img/appli28.jpg)